CLIPPEDIMAGE= JP361254078A

PAT-NO: JP361254078A

DOCUMENT-IDENTIFIER: JP 61254078 A

TITLE: COCKCROFT TYPE BOOSTER CIRCUIT

PUBN-DATE: November 11, 1986

INVENTOR-INFORMATION:

NAME

MURAMOTO, ATSUSHI

ASSIGNEE-INFORMATION:

NAME

SEIKO INSTR & ELECTRONICS LTD

COUNTRY

N/A

APPL-NO: JP60092741

APPL-DATE: April 30, 1985

INT-CL (IPC): H02M007/25

ABSTRACT:

PURPOSE: To enhance the boosting and transferring efficiency per one stage by

employing a transistor having two different threshold voltages for an Mos

transistor of a Cockcroft type booster.

CONSTITUTION: A semiconductor integrated circuit has a Cockcroft type booster,

which is formed of N-type MOS transistors of enhancement type for the front

stage side 4 and of depletion type for the rear stage side 5. Thus, the two or

more type threshold voltages of the MOS transistors are effectively used to $% \left(1\right) =\left(1\right) \left(1\right) +\left(1\right) \left(1\right) \left(1\right) +\left(1\right) \left(1\right) \left($

obtain a higher output voltage 3 than a prior art circuit.

COPYRIGHT: (C) 1986, JPO&Japio

①特許出願公開

⑫ 公開特許公報(A) 昭

昭61-254078

@Int_Cl_4

識別記号

庁内整理番号

❸公開 昭和61年(1986)11月11日

H 02 M 7/25

6650-5H

審査請求 未請求 発明の数 1 (全3頁)

公発明の名称 コックロフト型昇圧回路

②特 願 昭60-92741

20出 願 昭60(1985)4月30日

79発明者 村 本

東京都江東区亀戸6丁目31番1号 セイコー電子工業株式

会社内

の出 願 人 セイコー電子工業株式

東京都江東区亀戸6丁目31番1号

会社

②代理人 弁理士最上 務

明 細 書

1 . 発明の名称 コックロフト型昇圧回路

2. 特許 雨水の範囲

(1) コックロフト型昇圧回路を有する半導体集積 回路において、その昇圧回路を構成するMOBL ランジスタに異なる2 種類以上のしまい値電圧の MOBLランジスタを使用することを特象とする コックロフト型昇圧回路。

②前記回路を構成する M 0 8 トランジスタに初 段側より後段側に、低いしきい値電圧の M 0 8 ト ランジスタを使用することを特徴とする特許請求 第1項記載のコックロフト型昇圧回路。

8.発明の詳細な説明

この発明は、コックロフト型昇圧回路を有する 半事体無費回路装置に関する。

〔発明の様要〕

との発明は、コックロフト型昇圧回路を有する

従来、第2図に示すように同一のしきい値電圧のMOSトランジスタを使用したコツクロフト型 界圧回路が知られていた。ただし、この回路例は、これを構成するMOBトランジスタを#型MOBトランジスタとし1つのウエルの中に形成されたものとした。

[発明が解決しよりとする問題点]

しかし、従来の回路では、まず、一つのウエル中にMOBトランジスタを形成した回路の場合、より後段側になるにつれ、MOBトランジスタの 基板効果がはげしくなるため、一段当りの昇圧転送効率が低くなり、小さな出力電圧しか得られないという欠点があつた。また、MOBトランジスタのウエルを別々にすることにより、基板効果を

防ごりとすると、レイアウト上、大きな面積を必 要とする欠点があつた。

そとで、との発明は、従来のとのような欠点を 解決するため、一つのウェル中においてMOBト ランジスタを形成した場合でも、基板効果による 昇圧転送効率の低下を軽減し、高い出力電圧を得 るととを目的としている。

[問題点を解決するための手段]

上記問題点を解決するために、この発明は、コックロフト型昇圧回路を有する半導体集積回路を 置において、この回路を構成するMOBトランジスタに、初段領より後段領に低いしきい無電圧の MOBトランジスタを使用することとし、一段当りの昇圧転送効率を高め、高い出力電圧を得るようにした。

(作用)

上記のように構成された回路では、後段債を構成するMOSトランジスタのしまい値電圧が低いために、基板効果による見かけ上のしまい値電圧の増加を補償し、一段当りの昇圧転送効率を高め

類以上のしきい値電圧を有効に使用するととにより、従来の回路より高い出力電圧を得ることができるのである。ととでは、 * 種 M O B トランジスタの実施例をとり説明したが、 P 類 M O B トランジスタにおいても、同様であることは、言明するまでもない。

(発明の効果)

この発明は以上説明したように、コックロフト型昇圧回路を構成するMOBトランジスタに異なる2種類以上のしきい値電圧のMOBトランジスタに異なるを有効に使用することで、一段当りの昇圧伝送効率を高め、高い出力電圧を得ることができる効果がある。

4 。 図面の簡単な説明

部 1 図は、との発明にかかる異なる 2 種類以上 のしきい価電圧の M O S トランジスタで構成され た時の回路図で る。

第2図は、従来のコックロフト型昇圧回路図で ある。 、よつて、高い出力電圧を得るととができるので る。

[実施例]

以下にこの発明の実施例を図面にもとづいて説明する。第1回はコックロフト型昇圧回路において、それを構成するMOBトランジスタに、前段賃4エンペンスメント形、後取債5にデイブレッション形のn型MOBトランジスタを使用した回路例図である。

第8回は、従来の第2回の回路例と本発明にかかわる第1回の回路例における、電源電圧依存と開放出力の概略図である。ただし段数は同じとし、従来の回路例は、それを構成する№0 8 トランジスタはすべて同一のしまい値電圧のエンハンスメント形の№0 8 トランジスタとした。

との結果、同じ段数でも、本発明の回路例の方が従来の回路例よりも高い出力電圧を得ることができる。

以上のような実施例から、コンクロフト型昇圧 国路を構成するM O 8トランジスタに異なる2種

館 8 図は、従来の回路例と本発明にかかわる回路例における、電源電圧依存と開放出力特性の概略図である。

1 O L

2 . . . C L

8....

4 前段側

7 出力特性

。 1917年 - 1917年 - 1918年 - 191

以上

出版人 セイコー電子工業株式会社 代理人 弁理士 松 上 移

特開昭61-254078(3)

